ארכיטקטורת - Nehalem
השינויים הנרחבים בארכיטקטורה, הכוללים בין היתר את שילוב בקר הזיכרון בתוך המעבד חייבו את שינוי התושבת הותיקה מסוג LGA775 לתושבת חדשה בעלת 1366 פינים שנקראת LGA1366. מכאן התחייב גם תכנון ערכות שבבים חדשות אשר כבר לא יכללו מן הסתם בקר זיכרון ושינוי התושבת מחייב גם הוא שינוי גוף קירור. כל זה מוביל כמובן לעובדה שהארכיטקטורה החדשה אינה תואמת עוד לאחור כפי שהורגלנו בשנים האחרונות ומי שיהיה מעוניין ליהנות מהמוצרים החדשים מחויב לקנות מערכת שלמה תמורת לא מעט כסף. הראשונה בסדרת ערכות השבבים החדשות עבור הנהלם היא ערכת האקסטרים, ה-X58 אשר גם אותה נסקור במאמר זה.
המעבדים החדשים ישווקו תחת המותג Intel Core i7. המעבדים הראשונים שהושקו הם מעבד האקסטרים Core i7 965 Extreme ושניים נוספים, ה-Core i7 940 ו-Core i7 920. בטבלה הבאה מרוכזים מספר נתונים אודות המעבדים החדשים, כאשר על המושגים החדשים ניתן לקרוא בהמשך הכתבה.
*OPR - Overspeed Protection Removedהארכיטקטורה החדשה תשווק במספר תושבות כאשר תושבת ה-LGA1366 מיועדת לשוק האקסטרים ביחד עם ערכת ה-X58. בנוסף במהלך 2009 צפויה להופיע תושבת נוספת LGA1156 למחשבי מיינסטרים (Lynnfield) ביחד עם ערכת ה-P55. זה כמובן ימנע שדרוג מעבדים בין הקטגוריות ויאלץ את הקונים להחליט מראש באיזה נתיב לבחור. בנוסף תהיה תושבת LGA1567 למעבדי שרתים מרובי מעבדים (Beckton) ותושבת mPGA989 למעבדים הניידים (Clarksfield).
אין ספק כי שני השינויים החשובים ביותר שמציג הנהלם הם בקר הזיכרון המשולב והמעבר לשימוש באפיק תקשורת מודרני ומהיר, ה-QPI (ר"ת QuickPath Interconnect) שהחליף סוף-סוף את ה-FSB המזדקן. בעוד אינטל שולטת ללא עוררין בשוק המעבדים לניידים והמחשבים השולחניים, בשוק השרתים, ובעיקר השרתים מרובי המעבדים, יש לאינטל חיסרון משמעותי ברוחב הפס העומד לרשות המעבדים שלהם. לעומתה, חברת AMD השכילה לשלב את בקר הזיכרון במעבד ולציידו באפיק ה-HyperTransport כבר בשנת 2003, עת הציגה את ראשוני מעבדי האופטרון מבוססי ליבת סלדג'המר (SledgeHammer).
בכדי לפצות על החוסר המשמעותי ברוחב הפס, מספקת אינטל את המעבדים שלה עם זיכרון מטמון (cache) בכמויות נדיבות במיוחד, בעיקר לנוכח הכמויות הצנועות יחסית של המעבדים המתחרים מבית AMD. גדלי זיכרון המטמון תפחו לממדים מגוחכים עם הצגת מעבדי הזיאון (Xeon) בעלי ליבת דנינגטון (Dunnington) המכילים עד 16MB של זיכרון מטמון מרמה שלישית. השימוש באפיק ה-QPI ושילוב בקר הזיכרון במעבד יאפשרו לאינטל להשתמש בגדלים סבירים יותר של זיכרון מטמון ולהגיע לשיפור ביצועים משמעותי במערכות שיבוססו על מעבדי זיאון בעלי ליבת נהלם.
קיצוץ גודל זיכרון המטמון והשימוש בטכנולוגית ייצור של 45nm ובהמשך מעבר ל-32nm מאפשרים לאינטל לנצל בצורה יעילה יותר את כמות הטרנזיסטורים שעומדים לרשותם לטובת ליבות מורכבות ורבות יותר. מספר הטרנזיסטורים בליבת הנהלם החדשה עומד על כ-731 מיליון וזאת במעבד עם ארבע ליבות ו-8MB של זיכרון מטמון מרמה שלישית. וכמובן לראשונה, מיוצרת הליבה כמקשה אחת על פיסת סיליקון בודדת, ומתוכננת מראש כמעבד מרובה ליבות "אמיתי". התכנון החדש דומה מאוד במאפיינים רבים למעבדי AMD בעלי ליבת שנגחאי (Shanghai) המיוצרים גם הם ב-45nm ומוכיח כי התכנון הבסיסי של AMD נכון וחדשני, אולם אין בכך להעיד כי ההשראה למהנדסי אינטל באה מכוון מחלקות הפיתוח של AMD והארכיטקטורה החדשה בכל זאת מציגה שוני, חדשנות ומקוריות.
כפי שהזכרנו במבוא, בפני מפתחי הנהלם עמדה מטרה חשובה והיא השגת ארכיטקטורה מודולרית אשר תספק לאינטל את החופש להשתמש בתכנון הבסיסי עבור כל מגוון פתרונות המחשוב ביעילות גבוהה. לצורך כך ארכיטקטורת הנהלם היא למעשה אוסף של ארכיטקטורות המבוססות על תכנון בסיסי של יחידות בסיסיות מודולריות היכולות להשתלב באופנים שונים. במעבדים העתידיים שיוצגו, היחידות והתכונות המפורטות כאן ישולבו בדרכים ובכמויות שונות, בהתאם ליעוד ולפלטפורמה לה יתוכנן המעבד:
- מספר הליבות
- מספר ערוצי הזיכרון בבקר הזיכרון המשולב
- סוג הזיכרון הנתמך, שיהיה מסוג DDR3 אולם קיימת אפשרות ל-Resigtered ול-FB-DIMM
- מספר ערוצי QPI
- גודל זיכרון המטמון L3 Cache
- מאפייני ניהול הספק
- בקר גרפי משולב
עם השקת הנהלם אינטל הכניסו לשימוש מושג חדש, Uncore, שמשמעותו כל מה שלא קשור לליבת העיבוד וזיכרון המטמון שלה, כגון זיכרון המטמון מרמה שלישית, ממשקי ה-QPI, בקר הזיכרון וכדומה. ניתן לראות שהרשימה מגוונת והיא תאפשר לאינטל להציג מגוון של מעבדים שונים בתכלית המיועדים למערכות שונות. עבור מעבדים ניידים וחסכוניים בהספק יוכלו לשלב מספר קטן יותר של ליבות, פחות ערוצים לבקר הזיכרון, בקרת הספק קשוחה ובהמשך אולי גם בקר גרפי משולב. למעבדי שרתים ישולבו עד שמונה ליבות, ערוצי QPI בהתאם למספר המעבדים במערכת וכמות גדולה יותר של זיכרון מטמון. מכאן והלאה נתמקד בליבה החדשה שהושקה הכוללת 4 ליבות וזיכרון מטמון בגודל של 8MB ונקראת בלומפילד (Bloomfield).
ליבת Nehalem
כפי שראינו, אחת מאבני הבנין של הארכיטקטורה החדשה היא ליבת עיבוד מאוחדת. לכל ליבת עיבוד (Core) פיזית יש זיכרון מטמון קבוע מרמה ראשונה ושניה אך כל הליבות מחוברות גם לזיכרון מטמון מרמה שלישית בנפח משתנה התלוי בייעודו של המעבד. זיכרון זה משמש גם להעברת נתונים בין הליבות.
רעיון ה-HyperThreading שהוצג בפנטיום 4 ונעלם במעבדי ה-Core 2 שב לפעולה בנהלם ומכונהSMT (Simultaneous Multi-Threading). כך, יכולה כל ליבה להריץ במקרים מסוימים שני נימים (threads) במקביל. הליבה תוכננה על בסיס ליבת ה-Core ועל כן אנו נדון כאן בעיקר בשינויים ובשיפורים העיקריים שנוספו בארכיטקטורה החדשה.
בקר הזיכרון
בקר הזיכרון המובנה במעבד הנהלם מאפשר למעבד לגשת באופן ישיר לזיכרון ולא להשתמש בשירותי הגשר הצפוני (MCH) שהיה קיים בערכת השבבים והכיל עד כה את בקר הזיכרון. היתרון המיידי הוא כמובן הגדלת רוחב הפס והקטנת ההשהיה בגישה לזיכרון, כך שישנו שיפור של כ-40% בהשהיה לזיכרון בהשוואה למעבד Xeon (מסוג Harpertown) ושיפור של כ-5% בהשהיה כאשר ניגשים לזיכרון לא מקומי דרך ה-QPI בשרת מרובה מעבדים (באמצעות מנגנון הקרוי NUMA), כך שבכל מקרה הנהלם מציג יתרון על פני הדור הקודם.
בקר הזיכרון הפנימי תומך ב-DDR3 בלבד מסוג registered ו-un-registered, כאשר התמיכה בזיכרון FB-DIMM תהיה רק במעבדי השרתים. כמות הזיכרון המירבית הנתמכת היא 12GB.
תכונה מעניינת נוספת של בקר הזיכרון החדש הוא התמיכה שלו בשלושה ערוצי זיכרון (triple channel). משמעות הדבר היא שרוחב הפס האפשרי לזיכרון יגדל מיידית ב-50% יחסית לשימוש בערוץ כפול (dual channel). על כן, לוחות אם המתאימים לבלומפילד כוללים 6 חריצי הרחבה לזיכרון ויצרני הזיכרונות אף מציעים קיטים תואמים של שלושה מודולים.
חיבור של שלושה מודלים במהירות של 1.33GT/s ייתן רוחב פס מירבי של 32GB/s. בקר הזיכרון מסוגל לתמוך באופן רשמי בזיכרון במהירות של 1.33GT/s אולם באמצעות המהרת הלוח ניתן להגיע למהירות גבוה יותר וישנם לוחות המציעים תמיכה במהירות של עד 1.6GT/s.
אמנם, חיבור הזיכרונות באופן ישיר למעבד מטיל מגבלה על המתח בו פועלים הזיכרונות, על כן אינטל ממליצה שלא להעלות את המתח לזיכרון מעל 1.6V כדי למנוע נזק למעבד אם כי יצרני לוחות מסוימים נקבו במתח מקסימלי של 1.65V.
זיכרונות ה-DDR3 אמנם אמורים לפעול במתח של 1.5V בלבד אולם ניסיון העבר מראה כי הזיכרונות מגיעים לתדרים גבוהים במתחים גבוהים בהרבה, שבהחלט יגרמו לשריפת המעבד במקרה של הנהלם. לכן, סביר להניח כי נראה יותר ויותר זיכרונות DDR3 המסוגלים לפעול במהירות גבוהה ובמתחים נמוכים.
TLB
מנגנון ה-TLB (ר"ת Translation Lookaside Buffer) נועד לשמור טבלה הממירה כתובות וירטואליות לכתובות פיזיות בזיכרון. טבלה זו היא בדרך כלל גדולה מדי מכדי להישמר בשלמותה במעבד וה-TLB משמש כזיכרון מטמון עבור אותה טבלה. במעבדי ה-Core 2 הוחזק TLB מרמה ראשונה בגודל של 16 מקומות עבור טעינות זיכרון בלבד (loads) ו-TLB מרמה שניה עם 256 מקומות.
בנהלם, נבנה מנגנון אמיתי של זיכרון מטמון בשתי רמות עבור ה-TLB. הרמה הראשונה מחולקת לפקודות ונתונים כאשר עבור הנתונים ישנן 64 מקומות לקטעים קטנים (4K pages) או 32 מקומות לקטעים גדולים (2M/4M pages), ועבור ההוראות 128 מקומות לקטעים קטנים ו-7 לקטעים גדולים. ברמה השניה, ה-TLB משותף וכולל 512 מקומות לקטעים קטנים בלבד, כאשר המטרה הראשית היא לשפר את ביצועי היישומים המשתמשים בכמויות גדולות של נתונים.
אפיק תקשורת חדש וזיכרון מורחב
QuickPath interconnect
ארכיטקטורת ה-Core, שהחזירה לאינטל את כתר הביצועים, הסתמכה על ערוץ תקשורת מיושן בדמות ה-FSB. אמנם מבחני ביצועים רבים הראו כי ה-FSB לא פגע באופן מהותי בביצועי מחשבים שולחניים (ובודאי לא באלה של מחשבים ניידים) ואף היה נתון לשיפור מתמיד בקצב העבודה שלו והגיע עד ל-1600MT/s במעבד ה-QX9770, במערכות שרתים מרובות מעבדים המצב היה שונה. במערכות אלו ישנו צורך להעביר בנוסף לכל פעולות הגישה לזיכרון גם את משימת הסנכרון בין זיכרונות המטמון של המעבדים כדי לשמור על עקביות הנתונים (Coherency), וזו נתגלתה כמשימה גדולה מדי עבור ה-FSB המזדקן.
הפתרון לבעיית התקשורת בין המעבדים הוא ערוצי תקשורת טוריים, דו-כיווניים ומהירים מנקודה לנקודה הנקראיםQPI (ר"ת QuickPath Interconnect).
ערוץ תקשורת בודד הוא דו-כיווני ומעביר ביט אחד בלבד בכל כיוון. לעומת זאת, אפיק של QPI בנוי ממספר ערוצים בודדים ויכול להיות מורכב מ-5, 10 או 20 ערוצים. עבור מעבדי הנהלם הנוכחיים מדובר באפיק הכולל 20 ביטים (לכל כיוון), מתוכם 16 משמשים עבור הנתונים וארבעה נוספים לשימוש הפרוטוקול וגילוי שגיאות.
אפיק ה-QPI (נכון למעבד ה-i7-965 Extreme Edition) פועל בקצב של 6.4GT/s. משמעות יחידת ה-GT/s היא מספר העברות הנתונים לשנייה באפיק, אך היות ורוחב האפיק משתנה, קצב העברת הנתונים תלוי ברוחב האפיק. רוחב האפיק הוא כאמור 16bit ולכן כל העברה כוללת שני בתים - אם נכפיל את קצב ההעברה בשני בתים נקבל רוחב פס מרבי של 12.8GB/s.
כדאי לציין כי גם ה-FSB בגילגולו האחרון ובמהירות של 1600MT/s מגיע לרוחב פס של 12.8GB/s אולם הוא אינו דו כיווני ויכול לבצע רק קריאה או כתיבה בכל זמן נתון ובנוסף צריך לחלוק את רוחב הפס בין בקר הזיכרון לבין תקשורת עם מעבדים אחרים. במערכת עם QPI, נפח התעבורה לזיכרון עובר ישירות דרך בקר הזיכרון ואילו עבור תקשורת עם מעבדים אחרים ניתן לשלב במעבד מספר יחידות QPI, אחת עבור כל מעבד. בכך מוסרת למעשה כל מגבלה על רוחב הפס לתקשורת עבור המעבד.
כיאה לאפיק תקשורת מודרני, ה-QPI מבוסס על מודל שכבות וכולל חמש שכבות (Protocol, Routing, Transport, Link, Physical) המאפשרות לנהל באופן חכם את תעבורת הנתונים. ה-QPI מתוכנן לחיסכון באנרגיה ומסוגל לעבור למצבי חיסכון שונים בהתאם לתעבורת הנתונים או עקב פקודה לעשות זאת.
כמו כן, אם נפח התקשורת נמוך, האפיק יכול באופן דינאמי לנצל רק חלק מהערוצים ולעבור בין הצירופים של 5,10 או 20 ערוצים.
Cache
זיכרון המטמון האינטגרלי לכל ליבה כולל 32KB של זיכרון מטמון מרמה ראשונה עבור פקודות (four-way associative) ו-32KB זיכרון מטמון מרמה ראשונה עבור נתונים (eight-way associative). בנוסף מכילה כל ליבת עיבוד גם זיכרון מטמון מרמה שנייה בנפח של 256KB (מסוג eight-way associative).זיכרון המטמון מרמה שניה תוכנן מחדש וכעת הוא בעל השהיה נמוכה של כעשרה מחזורי שעון יחסית ל-15 בפנרין. שיפורים אלה התאפשרו הודות לגודלו הקטן יחסית.
זיכרון המטמון של ה-Core 2 עבד בצורה מיטבית אם הקריאה ממנו הייתה בגבולות של שורה בזיכרון (המכילה 64 בתים), כאשר קריאה לקטע זיכרון שלא "ישב יפה" בגבולות השורה הייתה כרוכה ב"קנס" של מחזורי שעון נוספים. בליבת הנהלם המנגנון שופר והקריאה מזיכרון המטמון אינה כרוכה יותר בעיכובים מיותרים, ללא תלות במיקומו של הקטע הדרוש.
זיכרון המטמון מרמה שלישית הוא חידוש עבור אינטל והוא זיכרון מטמון הכולל בתוכו את זיכרונות המטמון הנמוכים יותר (inclusive), כלומר הוא מכיל את כל הנתונים שנמצאים ברמה הראשונה והשניה. הדבר נעשה בעיקר כדי לשפר את הביצועים ולקצר את הזמן הדרוש ל"הצצה" (snooping) של ליבה אחת בזיכרון המטמון של ליבה אחרת.
החיסרון בזיכרון מטמון מסוג inclusive הוא כמובן בבזבוז חלק מהזיכרון בהחזקת מידע כפול, אולם העובדה כי נפח זיכרונות המטמון מרמה ראשונה ושניה קטן יחסית ומסתכם ב-1.25MB בלבד עבור ארבעת הליבות, ממתנת את הבעיה. זיכרון זה פועל בתדר שונה הנמוך מתדר הליבות ולכן ההשהיה בגישה אליו היא בסביבות 40 מחזורי שעון.
מנועי חיזוי ועיבוד משופרים
Fetch and Decode
מנגנון ההבאה והפענוח של הנהלם כולל גם את זיכרון המטמון מרמה ראשונה ומכונה החלק הקדמי (front-end) של הליבה. חלק זה אחראי על יצירת יחידות הנתונים לחישוב (operands) ואף מבצע חיזוי הסתעפות. בנהלם נוספו למנגנון טכניקות Macrofusion עדכניות ומנגנון גילוי הלולאות (loop stream detector). ה-Macrofusion, בדומה למה שהוצג ב-Core 2, משלב הוראות מסוימות לביצוע ביחד כדי להגדיל את יעילות הביצוע. מיזוג זה היה אפשרי רק לפקודות של 32bit אולם הנהלם מאפשר מיזוג הוראות גם לפקודות 64bit. בנוסף הנהלם הרחיב את סט פקודות ה-Macrofusion ומסוגל להשתמש בתכונה לעיתים קרובות יותר.
מנגנון גילוי הלולאות אחראי לזהות מצב בו יש לולאה בקוד אשר אמורה כמובן להתבצע מספר פעמים. המנגנון מחזיק בחוצץ יעודי את כל ההוראות האחרונות שבצינור הביצוע (pipeline) ובסך הכול 18 פקודות (במעבדי ה-Core 2). כאשר מתגלה לולאה, חלקים מסוימים במנגנון ההבאה והפענוח מפסיקים לעבוד היות ואין צורך לקרוא את ההוראות מזיכרון המטמון המקומי. בנהלם, החוצץ הורחב ל-28 פקודות ובנוסף הוא הועבר קדימה לאחר המפענח ולכן מכיל Micro-Ops. כך מושגות שתי מטרות, חיסכון בהספק עקב כך שהדרגות שלפני החוצץ לא פועלות כל עוד הלולאה מתבצעת, והשגת מהירות גבוהה יותר שכן אין צורך בהבאה ופענוח של הוראות חדשות.
Branch Predictor
שיפור נוסף ל-front-end הוא כאמור מנגנון חיזוי ההסתעפות. מנגנון זה חשוב במיוחד כאשר המעבד מבצע הרבה פעולות במקביל כדי לשמור על קצב ההזנה ליחידות הביצוע. מנגנון החיזוי קובע מתי תתבצע הסתעפות ומה תהיה הכתובת בה ימשיך הביצוע. המנגנון מורכב בדרך כלל ממערך של הסתעפויות (BTB – Branch target Buffer) השומר את היסטורית ההסתעפויות וכתובת היעד ואלגוריתם הניזון מנתונים אלה וקובע את תוצאות ההסתעפות הבאה.
החידוש בנהלם הוא השימוש בשתי דרגות חיזוי. הדרגה הראשונה זהה למימוש הקיים ב-Core 2, אך הדרגה הנוספת איטית יותר ויכולה לשמור מידע רב יותר על הסטורית ההסתעפויות. אינטל טוענת כי סידור כזה משפר את חיזוי ההסתעפויות עבור ישומים מסויימים הכוללים נפח קוד גדול, כמו בסיסי נתונים.
Execution Engine and SMT
מנגנון הביצוע של הנהלם (בכל ליבה) כולל 6 יחידות ביצוע המסוגלות לבצע בכל מחזור 3 פעולות זיכרון ו-3 פעולות חישוב. מנגנון ה-Unified Reservation Station דואג להתאים את המטלות ליחידות העיבוד השונות היות וכל יחידה יודעת לבצע סוג מסוים של פעילות.
רעיון ה-SMT (ר"ת Simultaneous Multithreading) הוצג לראשונה בפנטיום 4, אולם נזנח כאמור במעבדי ה-Core 2 וכעת מקבל שוב עדנה. כעיקרון, היכולת של כל ליבה להריץ שני נימים במקביל אמנם אינה שינוי מערכתי אולם היא בהחלט משפיעה על ארכיטקטורת המעבד באופן נרחב. מעבד שמסוגל להריץ יותר נימים במקביל יוביל בהכרח ליותר החטאות בקריאה מזיכרון המטמון ולכן ייצר יותר תעבורה לבקר הזיכרון. לכן העברת הבקר למעבד וציודו בממשק ה-QPI בהחלט מאפשרות למעבד בעל 4 ליבות ו-SMT לעבוד באופן יעיל ולשפר את הביצועים מבלי לסבול מצווארי בקבוק. מנגנון הביצוע בנהלם רחב וקשה להזנה במקביל, ואם לא יהיה מנגנון הזנה יעיל, הרי שיהיו מחזורים רבים בו לא ינוצל ברובו. לכן מנגנון ה-SMT מחפש פעולות לביצוע במקביל בשני נימים שונים (threads).
כדי למנוע צווארי בקבוק אינטל הגדילה את החוצצים הפנימיים (buffers) הקשורים למנגנון ההזנה ולביצוע הוראות שלא בסדר הנכון (out-of-order execution). ה-reorder buffer העוקב אחר ההוראות המתבצעות במטרה לסדר אותן בצורה יעילה יותר הוגדל מ-96 מקומות ב-Core 2, ל-128 מקומות בנהלם. ישנה חלוקה קבועה של 64 מקומות לכל נים כאשר שני נימים רצים ב-SMT ו-128 מקומות לנים בודד, כך שבכל מקרה ישנו שיפור יחסית ל-Core 2.
ה-Unified Reservation Station האחראי להקצאת יחידות הביצוע להוראות הורחב אף הוא מ-32 מקומות ל-36 מקומות. כאן החלוקה היא דינמית וכל נים מקבל מקומות במנגנון בהתאם לצורך. שני חוצצים נוספים שהוגדלו הם ה-load buffer וה-store buffer, כאשר הראשון גדל מ-32 ל-48 מקומות והשני מ-20 ל-32 מקומות.
חסכון בהספק - צעד משמעותי נוסף
Turbo Mode and Power Management
כידוע, צריכת האנרגיה של המעבדים מהווה פרמטר חשוב והיצרנים נאבקים ללא הרף בכדי לשפר את הביצועים ולהישאר במעטפת הספק סבירה שמאפשרת פתרונות קירור סטנדרטיים. בנהלם, הלכה אינטל צעד נוסף קדימה ושילבה בקר הספק במעבד עצמו הקרוי PCU (ר"ת Power Control Unit) אשר מנטר באופן רציף את טמפרטורת הליבות וצריכת ההספק שלהן ודואג להוריד את צריכת ההספק של ליבות שלא בשימוש ואפילו לכבות אותן באופן מוחלט, כך שצריכת ההספק של ליבה שאינה בשימוש קרובה לאפס. הבקר כולל גם קושחה (firmware) עצמאית וייתכן שתהיה אפשרות לעדכן אותה ולשפר את תפקודו.
תכונה נוספת, ואולי המעניינת שבהן, היא מצב טורבו (Turbo Mode) שעוזר לשמור ליבות במצב סגור כאשר אין בהן צורך אמיתי. כאשר, ישנן ליבות סגורות ועומס העבודה שאינו מנצל ריבוי ליבות עולה, מנגנון הבקרה מעלה את תדר הליבה או הליבות הפעילות בכדי להתמודד עם העומס הזמני, במקום להפעיל ליבה סגורה שתצרוך הספק גדול יותר. העלאת התדר מבוצעת בצורה מבוקרת ובשלבים תוך שמירה על מעטפת ההספק המירבית המותרת. זהו למעשה אוברקלוק אוטומטי לפי דרישה המתבצע ברמת חומרת המעבד באופן שקוף לגמרי למערכת ההפעלה ולמשתמש.
בקרב רוכשי המעבדים ישנה התלבטות מתמדת האם לקנות מעבד דו-ליבתי בעל תדר שעון גבוה או מעבד בעל ארבע ליבות בעל תדר שעון נמוך יותר. בעוד הראשון יספק ביצועים טובים יותר ליישומים שאינם מסוגלים לנצל ריבוי ליבות, השני יוכל לספק ביצועים טובים ליישומים שהותאמו מראש לריבוי ליבות.
כעת אינטל פותרת את הבעיה הלכה למעשה וניתן ליהנות משני העולמות ללא לבטים. ניתן לבחור במעבד בעל ארבע ליבות שייתן ביצועים טובים גם כאשר מריצים יישום שלא מנצל את כל הליבות, שכן הליבות הנושאות בעומס יקבלו תוספת ביצועים על ידי העלאת התדר (כל עוד המעבד עומד בגבולות שהוצבו לו מבחינת חום והספק). לכן ניתן לומר שעבור מעבד Core i7, קניית קירור טוב יותר תספק ביצועים טובים יותר, פשוטו כמשמעו.
אולם, הבקר המשולב בליבה יחד עם תכונה נוספת בשם Overspeed Protection עלולים לאכזב את ציבור האוברקלוקרים שמצא עד כה במעבדי אינטל פוטנציאל אוברקלוק לא מבוטל. תכונת ה-Overspeed Protection כוללת הגבלה קשיחה לצריכה מקסימלית של 100A או 130W. רק במעבדים מסדרת Extreme Edition (כמו ה-Core i7 965 Extreme) התכונה הזו מנוטרלת. לכן, ניסיונות אוברקלוק למעבד נהלם הכרוכים בהגדלת המתח יובילו ממילא להעלאת ההספק וכשזה יגיע למגבלה הקבועה במעבד, מנגנון הבקרה יוריד את קצב השעון כדי לעמוד במגבלות ועל כן אפשרות האוברקלוק תוגבל. אין זה אומר שלא ניתן לבצע אוברקלוק כלל למעבדי ה-Core i7, אלא שכעת קיים גורם נוסף המובנה במעבד שיגביל את האפשרות לבצע אוברקלוק.
כמו כן, תכונה זו יכולה לסמן את הסוף לאוברלוק בתקציב נמוך שכן כעת לא תוכלו להסתפק במעבד זול ובקירור טוב על מנת להשיג את הביצועים של המעבד הטוב בסדרה ולחסוך בכך כמה מאות דולרים. המשמעות הסופית היא שאוברקלוק הופך להיות ספורט לעשירים בלבד. עם זאת, נשארת התקווה שיצרני הלוחות יצליחו בדרך פלאית כלשהי לעקוף מנגנון זה ולאפשר אוברקלוק של המעבדים הזולים יותר (כפי שעשו בכמה מקרים בעבר, בהם הוגבלו המעבדים על ידי "פיצ'רים" שונים ומשונים של אינטל).
תמיכה ב-SSE 4.2
מעבדי ה-Nehalem כוללים תמיכה ב-SSE 4.2, קבוצת פקודות חדשה המכילה 7 פקודות נוספות. סט הפקודות SSE4 של אינטל מורכב מ-54 פקודות, מתוכן 47 פקודות נקראות SSE4.1 ומיושמות כבר ב-Penryn וב-Wolfdale ואילו הנהלם תומך גם בשבע הפקודות הנותרות. מרבית הפקודות החדשות נועדו לתמוך במחרוזות ולדברי אינטל יאיצו עיבוד של קבצי XML. פקודות נוספות יכולות לשפר את מהירות העיבוד של קודים לתיקון שגיאות (CRC32) ולהיות שימושיות עבור יישומים של זיהוי קול.
ערכת השבבים X58 - סקירה טכנית
ביטול אפיק ה-FSB ושילוב בקר הזיכרון במעבד גורמים לכך שערכות השבבים הקיימות אינן מתאימות יותר למעבדים החדשים, ולכן תוכננו ערכות שבבים חדשות למעבדי הנהלם בשם Tylersburg. ערכת האקסטרים בסדרה זו היא ה-X58 והיא הראשונה אשר תהיה זמינה מיד בהשקה, כאשר בהמשך יושקו ערכת נוספות לשוק המיינסטרים בשם P55. שני השינויים המתחייבים הם כי ה-X58 תכלול מעתה ממשק QPI לצורך חיבור למעבד (במקום ה-FSB), וכן את ביטול בקר הזיכרון. ממשק ה-DMI לגשר הדרומי נשאר כשהיה ויתחבר ל-ICH10 המוכר לנו כבר מערכות ה-P45.
מהתבוננות בדיאגרמת המלבנים של ה-X58 ניתן לראות כי הזיכרון מחובר כעת ישירות למעבד ואילו ה-X58, או בשמו הפונקציונלי IOH (ר"ת Input/Output Hub), מכיל כעת 36 נתיבי PCI Express 2.0. שפע נתיבי ה-PCI Express יכול להיות מוקצה במספר דרכים למספר חריצי הרחבה כפי שמפורט בטבלה הבאה.
כל לוח עם ערכת X58 יתמוך כמובן במערך כרטיסי מסך של ATI בטכנולוגית CrossFire, כאשר החידוש הפעם הוא האפשרות לתמיכה גם במערכי SLI של NVIDIA. יצרנים שיבחרו בכך יוכלו להוסיף תמיכה ב-SLI ללוחות שלהם ללא צורך בשבב ייעודי של NVIDIA, הקרוי NF200. אנו אף צפויים לראות לוחות עם צירופים שונים של חריצי PCI Express לכרטיסי מסך, החל בשני חריצים שיתמכו בשני כרטיסים במהירות המקסימלית X16, דרך לוחות עם 3 חריצים כאשר אחד מהם הוא X16 ושניים נוספים X8 וייתכנו אף לוחות שיציעו 4 חריצי הרחבה, שאם ישתמשו בכולם יציעו מהירות של X8. ניתן יהיה כמובן גם למצוא לוחות עם ארבעה חריצי PCI Express ברוחב של 16x פיזי (חשמלי כמובן במגבלות השבב) ואף לוח של ASUS מסדרת ה-WS המתהדר בלא פחות משישה חריצי PCI Express x16, אם כי טרם ברור כיצד הדבר מתבצע בפועל (ככל הנראה בעזרת שבב ניתוב נוסף).
Clocking
תכנון מעגלי השעון במערכת שונה גם הוא מהדורות הקודמים. ראשית, השעון הבסיסי של המערכת פועל בתדר 133.33MHz בלבד. זהו תדר נמוך משהורגלנו אליו והוא נבחר בעיקר בשל שיקולי תכנון של זמן נעילה קצר והפרעות נמוכות יותר למעגלים המייצרים את תדרי העבודה השונים של הרכיבים (PLL). לכן, מכפלות המעבדים יהיו גבוהים יותר – לדוגמא, מעבד ה-Core i7 965 Extreme הפועל בתדר של 3.2GHz הינו בעל מכפלה של 24.
בלוחות X58 קיימים ארבעה מכפילים המיועדים לספק את תדר השעון של המכלולים השונים של הלוח:
- מכפיל המעבד או הליבה, קובע את התדר בו פועלת הליבה. ישנם ארבעה מכפילי תדר נפרדים (אחד לכל ליבה) כדי שניתן יהיה לשלוט על מאפייני הפעילות וההספק של הליבות בנפרד.
- מכפיל הזיכרון, קובע את תדר העבודה של הזיכרון וניזון אף הוא משעון המערכת. לדוגמא, מכפיל זיכרון של 8 ייתן תדר עבודה של 1066MHz לזיכרון.
- מכפיל עבור ה-QPI המאפשר שינוי תדרי העבודה של הממשק בין המעבד ל-IOH (ה-X58) בהתאם לסוג המעבד או מצב העבודה.
- מכפיל עבור חלקי המעבד האחרים (Uncore). למכפיל זה יש קשר הדוק למכפיל הזיכרון והוא אינו ניתן לשינוי בנפרד ממנו. ערכו לפחות כפול ממכפיל הזיכרון.
סיכום
ניתן לראות כי הנהלם אכן מציג שינוי יסודי ומהותי במבנה המעבד, שינוי שכמוהו מתרחש בערך אחת לעשור. אכן, הארכיטקטורה החדשה תשמש את אינטל כבסיס לשינויים ושיפורים בעשור הקרוב. בוצעה קפיצה משמעותית ממעבד מונוליטי, העשוי כמקשה אחת ומסתמך על אפיק FSB, למערכת מודרנית על שבב מאוחד המציגה מודולריות ויכולת גישה לא אחידה לזיכרון (ע"ע NUMA). אמנם המעבר בוצע באיחור רב (כאמור, AMD ביצעה זאת כבר ב-2003) אולם הוא יאפשר שיפור ביצועים מוחשי ויכולות אינטגרציה משופרות.
השינויים במנוע העיבוד אמנם אינם פורצי דרך אולם הושג שיפור כמעט בכל מנגנון אפשרי והשימוש בריבוי הנימים (SMT) הוא משמעותי גם כן וישמש כבסיס לשיפורים שיבואו בוודאי בהמשך.בהמשך שנת 2009 תגיע הארכיטקטורה החדשה גם למערכות המיינסטרים ותאפשר למשתמשים רבים יותר ליהנות מיכולותיה. לרבים יהיו מעבדים בעלי ארבע ליבות עם יכולת הרצה של 8 נימים במקביל וכאן עובר הכדור לידיהם של מפתחי התוכנה. בעוד שוק השרתים יכול לנצל כבר היום את יכולות הארכיטקטורה, השוק הביתי ימתין לבשורה אמיתית משוק התוכנה, על מנת להביא לניצול מלא של מעבדים רב ליבתיים.
ההבדל המשמעותי ביותר בביצועים יורגש כמובן במערכות בהן צוואר הבקבוק היה עד כה רוחב הפס לזיכרון. מטבע הדברים, אלו הן בעיקר מערכות שרתים אשר משתמשים באופן אינטנסיבי בכמויות זיכרון גדולות.
גם שיפורים אחרים במנגנון העיבוד ובניהול ה-TLB יועילו בעיקר למערכות המריצות קוד כבד וגדול ולכן ניכר כי אינטל מכוונת באופן רציני אל שוק השרתים, בו AMD עדיין מציגה יתרונות רבים, בעיקר במערכות מרובות מעבדים.
אינטל אף ציינה מטרה לשילוב מעבד גרפי כחלק מהמעבד בארכיטקטורת הנהלם וייתכן בהחלט שהיא אף תקדים את AMD, שהגתה את הרעיון לראשונה עת רכשה את חברת ATI וסימנה את ה-Fusion כטכנולוגיה עתידית שתראה אור בסוף 2009 או תחילת 2010. ב"טיק" הבא של אינטל, לקראת סוף 2009 כאשר המעבדים יעברו לייצור ב-32nm, בהחלט ניתן לצפות שנראה גם מעבד משולב עם רכיב גרפי, אשר יהווה הגשמה של חזונה של AMD.
במאמר זה סקרנו את עיקרי השינויים הטכנולוגיים שמציגה הארכיטקטורה החדשה מבית אינטל. ניתן להבין כי יהיו שיפורים מסוימים, מהותיים בחלקם, יחסית לארכיטקטורת ה-Core 2 אולם בהחלט קשה לכמת אותם ואת אופן השפעתם על יישומים שונים באופן מדויק. לשם כך, אנו שוקדים בימים אלו על מבחני ביצועים מקיפים למעבדים וללוחות האם החדשים, ובקרוב מאוד נעדכן אתכם בתוצאות. יש למה לחכות...
קרדיט ענק לשלמה מזרחי מ- hwzone
התחברות
הירשם כדי להגיב לנושא
